電子部品のパッケージ（外周器:がいしゅうき）とは、電気製品を構成する個別部品の外形を構成する部分であり、通常は小さな電子部品を包む樹脂や金属、セラミックを指す。電子部品を収めるパッケージの機能と要求には次のものがある。また、デジタル半導体に代表される高性能電子部品の多くが動作周波数が高く消費電流も大きくなるため、寄生容量や電流抵抗の小さな短く太い接続端子と放熱性の良いパッケージが求められる。携帯機器に使用される部品では小型化が求められる。抵抗（レジスタ、抵抗器）やコンデンサ、コイル、小型トランス等が個別受動部品（ディスクリート・パーツ またはコンポーネント、discrete component）と呼ばれる。半導体部品である単品のダイオードもパッケージ形態として見れば、抵抗等と同じアキシャル部品の形態が多い。1990年代からはプリント基板上に表面実装されるチップ部品の使用が増え始め、2009年現在ではアキシャル部品やラジアル部品の形態はかなり減りつつある。アキシャル（axial）と、ラジアル（radial）は、リード（導く、lead）線が取り付けられている方向の違いを表している。個別受動部品の場合、表面実装用部品では専用の形状にされることが多いが、中にはリード型部品のリードを短くしただけのものもある。電気的接続については、長らく銅板をエッチングしたリードフレームとともにチップを封止した端子形（挿入形）が一般的であったが、1980年代後半以降、リードをプリント基板の穴に通さず基板表面に片面からはんだ付けする表面実装方式のパッケージが導入され、現在に至るまで広く普及している。また時代が進むにつれ端子の数も集積度の上昇や素子の多機能化により大きく増加したため、DIPやSIP、SOPといった従来のパッケージでは対応できない製品が増え、端子を微小化したQFPやLCC、底面に丸ピンを格子状に並べた剣山のようなPGA（Pin＝ピンを Grid＝格子状に Array＝配置）などが導入された。さらに大規模なLSIでは外部との接続が数千にも及ぶため、BGAなどの端子密度の高いパッケージを必要とする。交換する可能性がある部品はソケットによって実装することもある。過去には、ICパッケージ上に他のICパッケージを載せる「ピギーバック」のものがあり、不揮発性メモリ内蔵のCPUなどで、ソフト開発時にメモリの交換を容易にする目的で使用された。1980年代に普及した、紫外線照射によって記憶内容を消去するUV-EPROMというメモリ半導体のパッケージには、石英ガラスの窓が付いていた。また、ICカードなどの内部情報を読み取られない「」を要する用途向けの半導体部品では、1つの半導体チップ上にCPU、ROM、RAMなどの必要な論理回路の全てを含むことで、2-8本程度の外部接続端子だけ持つようにしているものがある。また近年ではPoPやPiPといった、ピギーパックの再来とも言える実装方法が普及し始めている。半導体のパッケージは、半導体と外部を電気的に接続する端子と、半導体を搭載・密封保持する封止材に分かれる。かねてより、より高い信頼性をより長時間維持し、より取り扱いやすく、より低価格に製造できるような材料の開発のために努力が続けられてきたが、2000年代以降は、有害物質を含まない封止材の使用や、鉛などの有害物質を含まないはんだで信頼性の高い接続が可能であることが求められるようになり、残存有害物質だけでなく製造工程においても有害物質が発生しない封止材料や、鉛フリーはんだに適した特殊な表面加工をされた端子が用いられるようになってきた。外部と電気的な接続を行う端子やリードフレームには、鉄・ニッケル合金が使われることが多く、銅が用いられることもある。BGAパッケージでは半球状のはんだが使われる。ソケットによる実装を想定した製品や高周波を扱う製品、高い信頼性が求められる製品では、端子に金メッキを施して酸化防止、浮遊容量の低減を図ることが多い。それ以外の製品では主にニッケル合金やはんだでめっきをしており、これには酸化防止や導通不良の低減に加えはんだのぬれ性を良くする効果がある。特殊な場合を除いて、酸化しやすい鉄や銅を露出したままとすることはない。ダイを載せるリードフレームは端子と同時にプレス加工で作られることが多い。ダイのリードフレームへの固定では樹脂の他に、ダイとリードフレームの導通が必要な場合には銀粒子が含まれる樹脂ペーストや、放熱のために熱抵抗を下げる必要があればはんだも用いられる。端子とダイを接続するボンディングワイヤには金線やアルミ線が使われる。封止材の材質は、かつては金属(鉄、アルミ、真鍮など)がよく用いられたが、コストダウンや多ピン化への対応、小型化などの要求が出てくると、通常の温度・湿度の範囲で使うものはエポキシ樹脂など低価格な耐熱樹脂によるレジン・モールドが、また温度特性を広く必要とする工業用・軍事用や発熱が大きいデバイスではアルミナなどのセラミックが用いられるようになった。金属やセラミックはあらかじめプレス及び焼結により成型しておき、内部にダイを実装した後に組み立てて、低融点ガラスなどシーリング材で密封する。一方、レジンモールドの場合は金型に入れて樹脂を射出成形する。テープ状パッケージでは、耐熱性と柔軟性の高いポリイミドで作られたテープ上にダイを実装する。近年ではプラスチックの性能が上がり、またプラスチック以外のパッケージでは表面実装部品のリフローはんだ付けが出来ないことなどもあり、セラミックを使用したパッケージは減少傾向にある。またダイオードでは当初よりガラス封止が多く使われ、現在では用途によりレジンモールドなどと使い分けられる。レジンモールドはわずかながら水分を吸う。リフローはんだ付けをする場合、水分を含んだレジンモールドは急激な加熱によって破壊されることがある。これを防ぐため、メーカーから納入された部品は一定の個数ごとに袋などで密封して湿気から遮断されているが、開封した部品を全て直ちにはんだ付けするとは限らず、開封したまま長時間未使用になる部品が出ることは避けられない。そのような部品がそのままはんだ付けできるかどうか判断出来るよう、表面実装用の部品には開封後そのままリフローはんだ付けができる時間が決められており、データシートに記載されている。それを過ぎた部品は、水分を取り除くため決められた温度で予熱処理（ベーク）をしてからはんだ付けする。CPUやチップセットといった非常に多くの端子を必要とする物では、パッケージ内部の接続にボンディング・ワイヤを使用しない「」接続を使用したパッケージが使われるようになった。これによりパッケージが薄く作ることができる上、プラスチック製であっても必要ならヒートスプレッダが使用でき熱抵抗が低くなったため、近年ではそれほどピン数が多くないが発熱が大きい製品にも使われ始め、旧来の金属製・セラミック製の製品を急速に置き換えている。スペースファクタを最大限に上げるため、大容量DRAM等ではダイに直接半田ボールをつけてレジンモールドした製品もある。またフリップチップの登場に合わせ、従来のようにダイを丸ごと覆うのではなく、上に搭載するだけの「)」が開発された。インターポーザはプリント基板の一種であり、したがって材料はプリント基板と同じガラス繊維入りエポキシが使われる。インターポーザとダイの隙間にはアンダーフィルと呼ばれる硬化剤を注入して固定する。インターポーザに実装したダイは上からさらにレジンモールドする場合もあるが、発熱の多い部品ではダイの上部を露出したままとしたり、ヒートスプレッダを装着することが多い。半導体パッケージの規格にはJEDECやJEITAなどがあるが、これらの規格で分類されないメーカー独自のパッケージも数多く存在する。また、メーカーのカタログやデータシートでは、必ずしもJEDECやJEITAの規格名称が使われるわけではなく、メーカー間の表記方法も統一されていない。以下に半導体部品のパッケージについて記述する。箱型・缶状のパッケージから、プリント基板やソケットに差し込むリード線を出した形態を基本とする。初期の集積回路を代表する形態であり、近年においてもピン数が少ないトランジスタ、IC等で使われている。ダイオードに用いられるパッケージで、抵抗器などのアキシャルリードのものとほとんど同じである。パッケージ材質はガラスやプラスチックのものが多いが、大電力用のダイオードでは金属缶パッケージに入れられているものもある。ただし、発光ダイオード、ダイオードブリッジなど特殊なダイオードのパッケージには使われない。Transistor Outlineの名の通り、トランジスタのパッケージとして開発されたが、各種IC、センサー、受動部品に至るまで幅広いデバイスに使用されている。パッケージ材質としては金属、セラミック、プラスチックがある。「ディップ」と読み、プラスチック製、またはセラミック製の本体から両側面から多数の金属製の接続端子が出て下方へ伸びた外形をしている。Ceramic-DIPとCer-DIPは共にセラミック製であり、熱抵抗がプラスチックより低いので放熱性が求められる製品で使用されることが多かったが、21世紀現在ではこれらは比較的少なくなっている。プラスチックのものはP-DIP（ピーディップ）とも表記されることがあり、汎用ロジックICなど多様なICに使われている。足を出す位置と間隔は、米テキサスインスツルメンツ社が米軍に製品を納入する際に定められたMIL規格に沿っていた。MIL規格が多くの点でデジタルICでの共通の規格となり、後にISO/IEC規格となった。後に登場するデジタルICのパッケージのサイズの多くはMIL規格を基準にしているパッケージの片側一列に足を出したもの。幅は狭くなるが、長さと高さが増える。ピン数をあまり増やせないため、小規模なICのパッケージに使われることが多い。ICだけでなく集合抵抗にもこのパッケージがよく使われる。DIP形状と比べ放熱器を取り付けるのに都合が良いため、パワーアンプICやモータードライバICなど、ある程度発熱する部品に使われることも多い。SIPの足を左右交互に曲げてピン間隔を広げたもの。SIPに比べて横幅が小さくなり、ピン数を増やすことが出来る。ただし構造上、リード間隔が100ミルにならないことが多い。SIPと同様、発熱の多い部品に使われることが多い。剣山のように格子状にピンを立てたもの、特にセラミック製をCPGA（Ceramic PGA）、ソケット実装専用のプラスチック製をPPGA（Plastic PGA）と呼ぶ。エポキシモールドではなくフリップチップ接続によりインターポーザ上にダイを載せたFC-PGA(Flip Chip PGA)も通常はPPGAに含める。ソケットにより容易に交換できることから、パーソナルコンピュータのCPUのパッケージとして多く採用されている。多層プリント基板技術の進歩と共に発展したのが表面実装型（Surface mount type）である。ダイをサブストレートに載せてワイヤ・ボンディングしたCSP (Chip size package) から、高密度に非常に多くの端子を接続するmBGA (Micro ball grid array) まで、プリント基板の多様性に伴い様々なパッケージ形態がある。現代の電子回路基板の多くは表面実装型ICを搭載している。表面実装技術 (SMT, Surface mount technology) によって回路基板上に高密度実装できるので製品の小型化とコスト低減が同時に実現出来る。以下に表面実装形パッケージを示す。対向する2辺から端子をガルウイング状に伸ばしたもので、小型のプラスチック・モールドのパッケージ。QFPの2辺にのみ端子を持つ形状ともいえる。SOIC (Small Outline Integrated Circuit) やDSO、SOと呼ぶこともある。SOPの薄いパッケージ形状のものを特にTSOP (Thin SOP) と呼び、さらにTSOPの横幅を狭めたものをTSSOP (Thin Shrink SOP)と呼ぶ。また、放熱用に底面に金属パッドを露出させたものもある。リードをSOPとは逆に内側にJ型に曲げたもの。DRAMの単体ICパッケージでは、記憶容量の増大に応じたダイ・サイズの拡大をそれまでと同一のSOJパッケージに収めるため、大きくなったダイの上をポリイミド・フィルムで覆い、その上にリード・フレームを伸ばすLOC（Lead On Chip）という手法が採られるものがある。ワイヤー・ボンディングはリード・フレームの隙間からダイに行い、リード・フレームへ接続する。SOJはSOPと異なりソケットによる実装が可能で、後で交換する可能性のある部品に使われることも多い。セラミック製の薄型パッケージで、構造的にはCeramic-DIPやCer-DIPを薄くしただけのものである。表面実装があまり普及していない時代に開発されたためピンが長く、曲げれば挿入型としても使用できる。軍用や高周波用デバイス向けとして開発されたが、薄く小さなセラミック板で素子を挟むという難しい製造方法のためCer-DIP以上にコスト高となった上、軍用用途では近年まであまり小型化の必要がなかったため、一部の高周波用デバイスや、スペースに厳しい制約があり、かつ過酷な環境で使われる用途のデバイスに使われたにとどまる。プラスチックの性能が著しく向上した現在では、プラスチック製のパッケージにほぼ完全に代替されている。その名の通りトランジスタのために開発された超小型パッケージで、TOパッケージと同様に様々な形状があるが、トランジスタ用のパッケージであるためピン数が3ピンのものからあることが大きな特徴である。トランジスタだけでなくIC用にも広く使われている。同じ形状でもメーカーによって呼称にかなりばらつきがある。SOTとして規定されている形状は、一部TOパッケージの表面実装用のものと重複している。QFP(Quad Flat Package) は、矩形本体の各辺から4方向に金属製の接続端子を延ばしたもの。SOPと同様に端子が細く長いものが多く、人が不用意に手で扱うと簡単に曲がる。このため、4つの角にバンプの付いたものがある。QFPよりさらに低背型のものに LQFP(Low Profile Quad Flat Package) と呼ばれるものや、さらに薄い TQFP(Thin Quad Flat Package) があり、放熱用にヒートスプレッダを内蔵したHQFP(Quad Flat Package with Heatspreader) がある。PLCC(Plastic leaded chip carrier) はQFPの四方の端子をJ型に曲げたPlastic製のものである。QFJ（Quad Flat J-leaded Package）とも呼ばれる。LCCと名称が似ているが全く別のものである。Plasticでないものや素材を限定しないものはLCC（Leaded Chip Carrier）と呼ばれることがある。QFPより実装面積が小さくでき、ソケットによる実装も比較的多い。パッケージ底面の格子状に並んだ端子へディスペンサで溶けた半田を塗布し、半田の表面張力で半球状に形成された電極（バンプともいう）を持つ。表面実装で、リフロー炉ではんだ付けをする時に使われる。手作業による半田付けは不可能である。QFPと比較して多数の電極を設けることが出来る上、周囲にリードが張り出さないので実装面積を縮小できる。ただし、外部からはんだ付けの状態を検査するのが困難となる。また、一度はんだ付けしてしまうと部分的な修正や交換は専用の設備を持つ工場でもかなり困難である。取り外す時に基板を再加熱する必要があるため、多層構造の基板や後工程ですでに実装されている部品の耐熱規格によっては修理できない場合もある。外されたBGAに再びバンプを付けるのも、専用工具が必要な上に難易度が高い。パッケージの熱膨張率と基板の熱膨張率が異なることから、通電中に発熱する素子の場合、電源投入と電源断を反復することによって熱膨張と収縮が繰り返され基板またはパッケージが歪み、はんだ付けされた接点にクラックが発生する可能性が高い。ソケットによる実装は通常しないが、開発用途としてのソケットは存在する。TBGA(Tape Ball Grid Array) と呼ばれる、TAB技術によるフレキシブル基板をサブストレートに使用したBGAも存在する。BGAのはんだボールの代わりに平面電極パッドを格子状に並べたもの。BGAと同様にリフローはんだ付けで使われる。またBGAと異なりソケットによる実装が可能で、剣山型の電極に押し付けるようにして装着する専用ソケットを用いる場合もある。米インテル社の多様なCPU用のLGA775、LGA115x系（LGA1156、LGA1155、LGA1150、LGA1151）、LGA1366、LGA2011や、AMDのOpteron用のSocket F、IBMのPOWERプロセッサ、NECのSX-8といった交換が想定されている多くのマイクロプロセッサに採用されている。挿抜圧が生じないので多ピン接続に向き、面接触であるので異物が介在しない限り高い電力密度が保たれ、構造が単純なので物理的強度が高いなどが最先端CPUに採用されている理由であるが、接触抵抗を低く抑えて微小な異物程度の影響を避けるために、厚い金メッキ層が必要になりコスト高となる。セラミック表面に電極パッドを設け、リード線を出さないパッケージ。インテルの80286などで使われた。QFN (Quad flat no lead package) とも呼ばれる。テープ・キャリア・パッケージは、ダイをキャリアテープと呼ばれるテープ状の樹脂フィルムに取り付けたものである。チップはキャリアテープ中央のデバイス・ホールに位置して、周囲からは接続線である細いインナーリードによって保持される。インナーリードは周囲に広がるに従って太くなり接続性の良い太いアウトリードとなってキャリアテープに張り付き固定されている。インナーリードとアウトリードはQFP同様に四方に出るのが一般的である。キャリアテープは写真フィルムのようにスプロケット・ホールが開いていて扱い易くなっている。この実装方法をTAB（Tape Automated Bonding）と呼ぶ。比較的小規模なICに用いられる超小型・薄型のパッケージ。MSOP、TSSOP、TQFPなどより小さいCSP用パッケージとしてナショナル セミコンダクターにより近年開発されたもので、LLPという名称は同社の登録商標である。プラスチック製の板状のパッケージの側面から底面にかけて電極パッドを露出させたもので、SOJやQFJの小型版ともLGAの小型版とも言える。厚みは0.8mm以下で、4辺に端子のあるものと2辺に端子のあるものがあり、底面に放熱パッドを備える。端子がパッケージの外に少しはみ出すタイプのものと、端子がパッケージの下に完全に隠れるタイプの2種がある。集合抵抗など受動部品のパッケージにも使用され始めている。LLPと良く似た構造の薄型・板状パッケージで、LLPと同様の特徴を持つCSP用パッケージ。パッケージの2辺または4辺にパッドを備え、底面に放熱パッドを持つ。1辺にのみパッドのあるものもある。4辺に端子のあるものはQFNとも呼ばれるが、これはLLCCの別名でもあり混同を避けるために全てDFNと呼ぶことも多い。LLPとの構造上大きな相違点は、LLPの端子パッドがあらかじめ整形されてモールドの中に埋め込まれているのに対し、DFN/QFNではSOJのように側面から引き出した板状の端子を内側に折り曲げてパッドとしている点である。LLPが基本的にナショナルセミコンダクター社の製品のみで使われるのと異なり、DFNは多くの半導体メーカーで広く使われている。厚みは0.75mmが標準だが、より薄型化されたものもある。DFNとLLPのランドパターンは互換性がある場合も多く、一部のものはJEDECの規格で同じとされているが、DFNのピン数の多いものや小型サイズのものはJEDECの規格外のものが多く、互換性がない場合が多い。DFNは多くのメーカーで使われているため、LLPと比べてサイズ・端子のバリエーションが非常に多い。COB（チップ・オン・ボード, Chip on board）は、ベア・チップをワイヤ・ボンディングもしくはフリップチップボンディングによってプリント基板上に直接実装する方法である。アンダーフィリングは行われる場合と、そうでない場合がある。主としてセンサー類の一次実装において用いられる。COF（チップ・オン・フィルムまたはチップ・オン・フレックス, Chip on film, Chip on flex）は、COBの実装対象を硬質のリジット基板から、薄く柔軟なフレキシブル基板に換え、ベア・チップをフレキシブル基板にフリップチップボンディングにて実装したものである。主に液晶ドライバの接続に用いられる。COG（チップ・オン・グラス, Chip on Glass）は、COFの実装対象をフィルム基板からガラス基板に換え、フリップチップボンディングによって直接実装したものである。かつてはワイヤボンディングも用いられた。携帯電話などの小型の液晶表示用ガラス基板にドライバICを実装するのに使用される。ボンディング・ワイヤーによる内部配線を行なわず、半導体の一部が露出したままの、プリント基板上に単体の高集積度半導体を表面実装する時に最小限の占有面積で済ませられる半導体パッケージだが、面積が小さいので端子の数には限界があり、最近では、FOWLPと区別するためにFIWLP（Fan In Wafer Level Package）とも呼ばれる。チップの端子から配線を引き出す再配線層を半導体工程で作り、外部端子につなげる。パッケージの面積が半導体チップ面積より大きく、チップの外側まで端子を広げること（fan out）ができるのでチップ面積と比べて端子数が多い用途でも採用できる。多層プリント基板の製作過程で微小な部品を基板内部に埋め込んでしまう「部品内蔵プリント基板モジュール」という構想が存在する。

出典:wikipedia